カテゴリー
ザイリンクス電子部品用の新しいオリジナル IC チップ
概要 概要 ザイリンクス 7 シリーズ FPGA には、低コストから小型フォーム ファクタ、コスト重視のシステムに至るまで、あらゆるシステム要件をカバーする 4 つの FPGA ファミリが含まれています。
基礎情報
モデル番号。 | XC7K160T-2FFG676C |
輸送パッケージ | タブレット |
仕様 | 25350LAB 162240Zellen 1,4 MB RAM |
商標 | Virtex-7 |
起源 | オリジナル |
HSコード | 8542390000 |
製品説明
物理的に | |
---|---|
ケース/パッケージ | FCBGA |
接点コーティング | 銅、銀、錫 |
ピン数 | 676 |
テクニカル | |
最高使用温度 | 85℃ |
最大供給電圧 | 1.03V |
最低使用温度 | 0℃ |
最小供給電圧 | 970mV |
ADC チャネル数 | 1 |
I/O数 | 400 |
論理ブロック (LAB) の数 | 12675 |
論理要素/セルの数 | 162240 |
レジスタ数 | 202800 |
トランシーバーの数 | 8 |
RAMサイズ | 1.4MB |
スピードレベル | -2 |
遵守 | |
放射線硬化 | いいえ |
RoHS | 相応の |
ザイリンクス 7 シリーズ FPGA には、低コスト、小型フォーム ファクタ、大容量、コスト重視のアプリケーションから、超ハイエンドの接続帯域幅、ロジック容量、信号処理能力に至るまで、システム要件の全範囲をカバーする 4 つの FPGA ファミリが含まれています。最も要求の厳しい高性能アプリケーション向け。 7 シリーズ FPGA には次のものが含まれます。 • Spartan® 7 ファミリ: 低コスト、最小の消費電力、および高い I/O パフォーマンスを実現するために最適化されています。 最小の PCB 面積に対応する非常に小さなフォームファクタを備えた、コスト効率の高いパッケージで入手可能です。 • Artix® 7 ファミリ: シリアル トランシーバー、高い DSP およびロジック スループットを必要とする低電力アプリケーション向けに最適化されています。 コスト重視の高スループット用途向けに、材料の総コストを最小限に抑えます。 • Kintex® 7 ファミリ: 前世代に比べて 2 倍向上し、最高の価格/性能比を実現するように最適化されており、新しいクラスの FPGA が可能になります。 • Virtex® 7 ファミリ: システム パフォーマンスが 2 倍向上し、最高のシステム パフォーマンスと容量を実現するように最適化されています。 Stacked Silicon Interconnect (SSI) テクノロジーによって実現される最高パフォーマンスのデバイス。 最先端の高性能低消費電力 (HPL)、28nm High-K メタル ゲート (HKMG) プロセス テクノロジーに基づいて構築された 7 シリーズ FPGA は、2.9 Tbit/s I/O で前例のないシステム パフォーマンスの向上を可能にします。帯域幅、200 万ロジック セル容量、5.3 TMAC/秒 DSP を備えながら、消費電力は前世代のデバイスより 50% 削減されており、ASSP や ASIC に代わる完全にプログラム可能な代替手段を提供します。
7 シリーズ FPGA の機能の概要
• 真の 6 入力ルックアップ テーブル (LUT) テクノロジに基づく高度な高性能 FPGA ロジック。分散メモリとして構成可能。 • オンチップ データ バッファリング用の FIFO ロジックを統合した 36KB デュアル ポート ブロック RAM。 • 最大 1,866 Mbps の DDR3 インターフェイスをサポートする高性能 SelectIO ™ テクノロジー。 • 600 Mbps から最大 6.6 Gbps から最大 28.05 Gbps までの統合マルチギガビット トランシーバーによる高速シリアル接続と、チップ間インターフェイスを最適化する特別な省電力モードを提供します。 熱センサーと供給センサーが統合されたデジタルコンバーター。 • 25 x 18 乗算器、48 ビット アキュムレータおよび前置加算器を備えた DSP スライスにより、最適化された対称係数フィルタリングを含む高性能フィルタリングが可能。 • フェーズ ロック ループ (PLL) ブロックと混合モード クロック マネージャー (MMCM) ブロックを組み合わせた高性能クロック管理タイル (CMT) により、高精度と低ジッターを実現します。 • MicroBlaze™ プロセッサによる組み込み処理の迅速な導入。 • PCI Express® (PCIe) 用の統合ブロック。最大 x8 Gen3 エンドポイントおよびルート ポート設計に対応。 • 標準ストレージ、HMAC/SHA-256 認証による 256 ビット AES 暗号化、組み込みの SEU 検出と修正のサポートを含む、幅広い構成オプション。 • 低コストのワイヤ接続、ベア ダイ フリップ チップ、および高信号整合性フリップ チップ パッケージにより、同じパッケージ内のファミリー メンバー間での移行が容易になります。 すべてのハウジングは鉛フリーで入手可能であり、一部のハウジングは Pb オプションで提供されます。 • 28nm、HKMG、HPL プロセス、1.0V コア電圧プロセス テクノロジ、およびさらに低消費電力を実現する 0.9V コア電圧オプションにより、高性能かつ低消費電力を実現するように設計されています。