インテル、スマート ネットワーキング向けの Agilex FPGA を発売

Nov 01, 2023

アンディ・パトリツィオ著、Network World |

Andy Patrizio は、カリフォルニア州オレンジ郡に拠点を置くフリーランスのテクノロジー ライターです。 彼は、Tom's Guide to Wired から Dr. Dobbs Journal まで、さまざまな出版物に執筆しています。

Intel は、ネットワーク ワークロードを処理するための PCIe 5.0 および CXL 機能を備えたフィールド プログラマブル ゲート アレイ (R-Tile を備えた Agilex 7) を発売しました。

Agilex FPGA は主に、CPU からネットワーク トラフィックの処理をオフロードするスマート NIC で使用され、CPU 容量を他のタスクに解放します。 インテルは、Agilex がトラフィックの多い業界の中でも、データセンター、電気通信、金融サービスで役割を果たすと考えています。

Agilex は古い Stratix および Arria FPGA ラインの進化版であり、パフォーマンスと機能の変更を反映するように設計されています。 Agilex 7 は、Agilex ポートフォリオ内で 2 番目に強力な FPGA ファミリです。

このリリースにより、Agilex は大きく変わりました。 以前のバージョンは、14nm の Stratix 10 DX デザインに基づいて構築された PCI Express 4.0 製品でした。 この新しいバージョンは PCI Express 5.0 をサポートし、7nm プロセスでシリコンを複数の小さなチップに分割するチップレット設計を採用しています。

今年初めに発表された、インテルのチップレット アプローチにより、R タイルと F タイルを組み合わせた Agilex 7 は、インテル FPGA の中で最速のスループットである 116 Gbps のトランシーバー帯域幅を提供します。

また、ハード IP もサポートしています。これは、メモリ コントローラーやデジタル シグナル プロセッサなどの機能が、プログラムされたソフト IP ではなく、シリコンにハードコーディングされていることを意味します。 IP は変更できませんが、パフォーマンスが大幅に向上し、製品の開発と展開の設計時間が短縮されます。

R タイルは、チップレットが高速相互接続によって接続される新しいチップレット設計の一部です。 R-Tile は、特に高速 PCI Express 接続をサポートし、CPU と統合してハイパフォーマンス コンピューティング ワークロードを加速する FPGA のコンパニオン チップです。

Agilex 7 は CXL 1.1 をサポートしており、出荷時には次世代 CXL 2.0 対応 CPU をサポートする予定です。 CXL は、CPU やバスを経由せずにデータ共有のための直接メモリ間通信を可能にする高速インターコネクトです。 Intel は、Agilex 7 ビルドは現在 CXL 1.1 をサポートしており、将来の CPU との検証、相互運用性、および認定が保留中の一部の CLX 2.0 機能をサポートする予定であると述べています。

Agilex 7 は現在、OEM 顧客に出荷されています。

次にこれを読んでください：

Andy Patrizio は南カリフォルニアを拠点とするフリーのジャーナリストで、20 年間コンピューター業界を取材しており、これまでに所有したすべての x86 PC (ラップトップは除く) を組み立ててきました。

著作権 © 2023 IDG コミュニケーションズ株式会社